



HY2613B/C

Datasheet

RAM Mapping 4x36
LCD Controller Driver
With LED Backlight
Built-in Charge Pump

目錄

1.	特點	6
2.	引腳定義	7
2.1.	TSSOP48 引腳圖	7
2.2.	LQFP48 引腳圖	8
2.3.	引腳定義說明(TSSOP48).....	9
2.4.	引腳定義說明(LQFP48).....	11
3.	應用電路	13
3.1.	VLCD 接至 VDD	13
3.2.	VLCD 接至 VSS	13
3.3.	VLCD 內部倍壓	14
3.4.	LED 背光+ VLCD 內部倍壓	14
4.	功能說明	15
4.1.	通訊介面.....	15
4.1.1.	開始與停止	15
4.1.2.	ACK 應答信號.....	15
4.1.3.	傳送格式.....	15
4.1.4.	命令的傳送方法.....	16
4.1.5.	顯示資料的寫入和傳送方法.....	16
4.1.6.	進階功能資料的寫入和傳送方法.....	18
4.2.	振盪特性,OSCILLATOR	19
4.3.	LCD DRIVE 偏壓與波形 (Bias Circuit and Wave)	19
4.3.1.	1/3-bias, 1/4-duty LINE Inversion.....	20
4.3.2.	1/3-bias, 1/4-duty FRAME Inversion	21
4.3.3.	1/2-bias, 1/4-duty LINE Inversion.....	22
4.3.4.	1/2-bias, 1/4-duty FRAME Inversion	23

4.4. 閃爍功能.....	24
4.5. LED背光功能.....	24
4.5.1. LED背光電路.....	24
4.6. LCD工作電壓與對比調整調整.....	25
4.6.1. VLCD連接至VDD不使用外部對比 (CONTRAST) 調整.....	25
4.6.2. VLCD連接至VSS不使用外部對比 (CONTRAST) 調整.....	25
4.6.3. VLCD經電阻連接至VSS並使用外部對比 (CONTRAST) 調整.....	26
4.6.4. VLCD採用內部倍壓.....	26
4.6.5. 對比(CONTRAST)調整功能說明.....	27
4.6.6. VLCD內置對比 (CONTRAST) 調整控制器.....	29
4.7. 計數器輸出.....	30
4.7.1. Time Base.....	31
4.7.2. NMI 信號.....	31
4.8. 初始化時序.....	31
4.9. RESET 初始化狀態.....	31
4.10. 記憶體總表RAM.....	32
5. 命令的詳細說明.....	33
5.1. Mode Set (MODE SET).....	33
5.2. Address set (ADSET).....	34
5.3. Display control (DISCTL).....	34
5.4. Set IC Operation (ICSET).....	36
5.5. Blink control (BLKCTL).....	37
5.6. ALL pixel control (APCTL).....	37
5.7. Extend Control (EXCTL).....	38
5.7.1. 延伸控制寄存器說明.....	39
6. 顯示資料範例.....	41
7. 晶片使用說明.....	42


7.1. 初始化	43
7.2. 顯示打開.....	44
7.3. RAM 寫入顯示.....	44
7.4. 顯示關閉.....	44
7.5. 顯示調適.....	45
8. 電氣特性	46
8.1. Recommended operating conditions	46
8.2. Internal LPO Oscillator	46
8.3. Supply current into VDD excluding peripherals current	47
8.4. LED Driver	49
8.5. LCD	50
8.6. I2C	52
8.7. Reset(Brownout)	53
8.7.1. 上電防護說明.....	53
9. 訂貨資訊	54
10. 封裝形式訊息	55
10.1. TSSOP48(T048)	55
10.2. LQFP48(L048)	56
11. 修訂記錄	57

注意：

- 1、本說明書中的內容，隨著產品的改進，有可能不經過預告而更改。請客戶及時到本公司網站下載更新 <http://www.hycontek.com>。
- 2、本規格書中的圖形、應用電路等，因協力廠商工業所有權引發的問題，本公司不承擔其責任。
- 3、本產品在單獨應用的情況下，本公司保證它的性能、典型應用和功能符合說明書中的條件。當使用在客戶的產品或設備中，以上條件我們不作保證，建議客戶做充分的評估和測試。
- 4、請注意輸入電壓、輸出電壓、負載電流的使用條件，使 IC 內的功耗不超過封裝的容許功耗。對於客戶在超出說明書中規定額定值使用產品，即使是瞬間的使用，由此所造成的損失，本公司不承擔任何責任。
- 5、本產品雖內置防靜電保護電路，但請不要施加超過保護電路性能的過大靜電。
- 6、本規格書中的產品，未經書面許可，不可使用在要求高可靠性的電路中。例如健康醫療器械、防災器械、車輛器械、車載器械及航空器械等對人體產生影響的器械或裝置，不得作為其部件使用。
- 7、本公司一直致力於提高產品的品質和可靠度，但所有的半導體產品都有一定的失效概率，這些失效概率可能會導致一些人身事故、火災事故等。當設計產品時，請充分留意冗餘設計並採用安全指標，這樣可以避免事故的發生。
- 8、本規格書中內容，未經本公司許可，嚴禁用於其他目的之轉載或複製。

1. 特點

- 欄位式液晶顯示功能
 - 驅動輸出型式
 - ◆ 4*36 點(HY2613B)
 - ◆ 4*32 點(LED 背光, HY2613C)
 - ◆ 片內自帶閃爍功能
 - 偏壓與週期
 - ◆ 1/2 或 1/3 Bias, 1/4 Duty
 - ◆ Low side 驅動(HY2613B)
 - ◆ High side 驅動(HY2613C)
 - ◆ Built-in Charge Pump 驅動 (HY2613C)
 - ◆ 內置 Buffer AMP
 - 電源
 - ◆ 對比 CONTRAST 調整功能
 - ◆ 微調 CONTRAST 功能
 - ◆ 內置電壓泵具 16 種電壓輸出 (HY2613)
- LED 背光功能(HY2613C)
 - ◆ 15mA/4.2V 定電流
- 數位功能
 - 內置 Display data ram
 - 4*36=144BIT(HY2613B)
 - 4*32=128BIT(HY2613C)
 - 2 線式 I²C 串列通訊介面 (SCL, SDA)
 - 內置 33KHz 的 LPO 震盪電路
 - 低功耗設計並具有等待模式
 - IRQ 引腳功能(HY2613C)
 - ◆ Time Base 輸出
 - ◆ WDT NMI 輸出
- 操作環境範圍
 - 操作電壓 2.4V to 5.5V
 - 操作溫度範圍 -40°C to +85°C
 - 不需要外接任何器件
 - 片內自帶上電重定電路



Model No.	LCD Segment	LED Driver	VLCD Charge pump	LCD Mode	LCD Bias	IRQ	LCD Duty	Serial Interface	PIN
HY2613B	4x36	-	-	Low Side	1/2, 1/3	-	1/4	IIC	TSSOP48/LQFP48
HY2613C	4x32	Yes	Yes	High Side	1/2, 1/3	Yes	1/4	IIC	TSSOP48/LQFP48

2. 引腳定義

2.1. TSSOP48 引腳圖




圖 1 HY2613B TSSOP48 引腳圖




圖 2 HY2613C TSSOP48 引腳圖

2.2. LQFP48 引腳圖




圖 3 HY2613B LQFP48 引腳圖




圖 4 HY2613C LQFP48 引腳圖

2.3. 引腳定義說明(TSSOP48)

“I/O”輸入/輸出,“I”輸入,“O”輸出,“S”史密斯觸發,“C”CMOS 特性兼容輸出與輸入,“P”電壓源,“A”類比通道

編號	引腳名稱	引腳特性		功能說明
	HY2613	緩衝	緩衝	
1	SEG31	O	A	LCD 的 Segment 輸出
2	SEG32	O	A	LCD 的 Segment 輸出
3	SEG33	O	A	LCD 的 Segment 輸出
4	SEG34	O	A	LCD 的 Segment 輸出
5	SEG35	O	A	LCD 的 Segment 輸出
6	COM0	O	A	LCD 的 COM 輸出
7	COM1	O	A	LCD 的 COM 輸出
8	COM2	O	A	LCD 的 COM 輸出
9	COM3	O	A	LCD 的 COM 輸出
10	VLCD (For HY2613B) (For HY2613C)	P	P	LCD 的電壓源
		P	P	LCD 接地電壓輸入
		P	P	LCD 電源電壓輸入或倍壓電源輸出
11	VDD	P	P	晶片工作電壓源
12	VSS	P	P	晶片工作電壓源接地端
13	NC	O	A	保留
14	OSCIN			
	OSCIN	I	A	外部時脈輸入
15	SCL	I	C	I2C 時脈輸入
16	SDA	I/O	C	I2C 資料輸入/輸出
17	IRQ/POR IRQ(HY2613C only) POR(HY2613B/C only)	O	C	IRQ 旗標狀態輸出
		I	C	Power on reset 功能設定引腳
18	SEG0/BLOUT SEG0(HY2613B only) BLOUT(HY2613C only)	O	A	LCD 的 Segment 輸出
		P	P	倍壓電壓源
19	SEG1/CH SEG1(HY2613B only) CH(HY2613C only)	O	A	LCD 的 Segment 輸出
		I/O	A	倍壓電容接口
20	SEG2/CL SEG2(HY2613B only) CL(HY2613C only)	O	A	LCD 的 Segment 輸出
		I/O	A	倍壓電容接口
21	SEG3/FB SEG3(HY2613B only) FB(HY2613C only)	O	A	LCD 的 Segment 輸出
		I	A	定電流迴授控制接口

22	SEG4	O	A	LCD 的 Segment 輸出
23	SEG5	O	A	LCD 的 Segment 輸出
24	SEG6	O	A	LCD 的 Segment 輸出
25	SEG7	O	A	LCD 的 Segment 輸出
26	SEG8	O	A	LCD 的 Segment 輸出
27	SEG9	O	A	LCD 的 Segment 輸出
28	SEG10	O	A	LCD 的 Segment 輸出
29	SEG11	O	A	LCD 的 Segment 輸出
30	SEG12	O	A	LCD 的 Segment 輸出
31	SEG13	O	A	LCD 的 Segment 輸出
32	SEG14	O	A	LCD 的 Segment 輸出
33	SEG15	O	A	LCD 的 Segment 輸出
34	SEG16	O	A	LCD 的 Segment 輸出
35	SEG17	O	A	LCD 的 Segment 輸出
36	SEG18	O	A	LCD 的 Segment 輸出
37	SEG19	O	A	LCD 的 Segment 輸出
38	SEG20	O	A	LCD 的 Segment 輸出
39	SEG21	O	A	LCD 的 Segment 輸出
40	SEG22	O	A	LCD 的 Segment 輸出
41	SEG23	O	A	LCD 的 Segment 輸出
42	SEG24	O	A	LCD 的 Segment 輸出
43	SEG25	O	A	LCD 的 Segment 輸出
44	SEG26	O	A	LCD 的 Segment 輸出
45	SEG27	O	A	LCD 的 Segment 輸出
46	SEG28	O	A	LCD 的 Segment 輸出
47	SEG29	O	A	LCD 的 Segment 輸出
48	SEG30	O	A	LCD 的 Segment 輸出

表 1 HY2613B/C TSSOP48 引腳說明

2.4. 引腳定義說明(LQFP48)

“I/O”輸入/輸出,“I”輸入,“O”輸出,“S”史密斯觸發,“C”CMOS 特性兼容輸出與輸入,“P”電壓源,“A”類比通道

編號	引腳名稱	引腳特性		功能說明
	HY2613	緩衝	緩衝	
1	COM1	O	A	LCD 的 COM 輸出
2	COM2	O	A	LCD 的 COM 輸出
3	COM3	O	A	LCD 的 COM 輸出
4	VLCD	P	P	LCD 的電壓源
	(For HY2613B)	P	P	LCD 接地電壓輸入
	(For HY2613C)	P	P	LCD 電源電壓輸入或倍壓電源輸出
5	VDD	P	P	晶片工作電壓源
6	VSS	P	P	晶片工作電壓源接地端
7	NC	O	A	保留
8	OSCIN			
	OSCIN	I	AA	外部時脈輸入
9	SCL	I	C	I2C 時脈輸入
10	SDA	I/O	C	I2C 資料輸入/輸出
11	IRQ/POR			
	IRQ(HY2613C only) POR(HY2613B/C only)	O I	C C	IRQ 旗標狀態輸出 Power on reset 功能設定引腳
12	SEG0/BLOUT			
	SEG0(HY2613B only) BLOUT(HY2613C only)	O P	A P	LCD 的 COM 輸出 升壓電壓源
13	SEG1/CH			
	SEG1(HY2613B only) CH(HY2613C only)	O I/O	A A	LCD 的 COM 輸出 升壓電容接口
14	SEG2/CL			
	SEG2(HY2613B only) CL(HY2613C only)	O I/O	A A	LCD 的 COM 輸出 升壓電容接口
15	SEG3/FB			
	SEG3(HY2613B only) FB(HY2613C only)	O I	A A	LCD 的 COM 輸出 定電流控制回授接口
16	SEG4	O	A	LCD 的 Segment 輸出
17	SEG5	O	A	LCD 的 Segment 輸出
18	SEG6	O	A	LCD 的 Segment 輸出
19	SEG7	O	A	LCD 的 Segment 輸出
20	SEG8	O	A	LCD 的 Segment 輸出
21	SEG9	O	A	LCD 的 Segment 輸出

22	SEG10	O	A	LCD 的 Segment 輸出
23	SEG11	O	A	LCD 的 Segment 輸出
24	SEG12	O	A	LCD 的 Segment 輸出
25	SEG13	O	A	LCD 的 Segment 輸出
26	SEG14	O	A	LCD 的 Segment 輸出
27	SEG15	O	A	LCD 的 Segment 輸出
28	SEG16	O	A	LCD 的 Segment 輸出
29	SEG17	O	A	LCD 的 Segment 輸出
30	SEG18	O	A	LCD 的 Segment 輸出
31	SEG19	O	A	LCD 的 Segment 輸出
32	SEG20	O	A	LCD 的 Segment 輸出
33	SEG21	O	A	LCD 的 Segment 輸出
34	SEG22	O	A	LCD 的 Segment 輸出
35	SEG23	O	A	LCD 的 Segment 輸出
36	SEG24	O	A	LCD 的 Segment 輸出
37	SEG25	O	A	LCD 的 Segment 輸出
38	SEG26	O	A	LCD 的 Segment 輸出
39	SEG27	O	A	LCD 的 Segment 輸出
40	SEG28	O	A	LCD 的 Segment 輸出
41	SEG29	O	A	LCD 的 Segment 輸出
42	SEG30	O	A	LCD 的 Segment 輸出
43	SEG31	O	A	LCD 的 Segment 輸出
44	SEG32	O	A	LCD 的 Segment 輸出
45	SEG33	O	A	LCD 的 Segment 輸出
46	SEG34	O	A	LCD 的 Segment 輸出
47	SEG35	O	A	LCD 的 Segment 輸出
48	COM0	O	A	LCD 的 COM 輸出

表 2 HY2613B/C LQFP48 引腳說明

3. 應用電路

3.1. VLCD 接至 VDD




圖 5 HY2613C 應用電路 I

3.2. VLCD 接至 VSS




圖 6 HY2613B 應用電路 II

3.3. VLCD 内部倍壓




圖 7 HY2613C 應用電路Ⅲ

3.4. LED 背光+ VLCD 内部倍壓




圖 8 HY2613C 應用電路Ⅳ

4. 功能說明

4.1. 通訊介面

本晶片採用 I2C 的通訊介面進行資料的傳輸，通訊格式與說明將在此章節做詳細描述。

4.1.1. 開始與停止

在進行資料傳輸是必須發送開始命令，在資料發送完成後需發送停止命令，如圖 9：





圖 9 發送與停止命令

4.1.2. ACK 應答信號

在實際資料傳輸過程中，必須有應答信號，以告訴主機資料接收完成，主機可以進行下一組資料的傳輸；應答信號的定義如圖 10：



*1 主控端 (Master) 向从机端 (Slave) 发送 SCL 信号的至第8个时钟时, 主控端的 SDA 引脚必须由输出状态转为输入状态 以接收从机端产生的回应 (ACK) 信号。

圖 10 應答信號

4.1.3. 傳送格式

I2C 資料傳輸步驟本晶片資料的傳輸步驟必須按照如下圖時序步驟，如圖 11。具體步驟為：一、初始化開始條件。二、發送 Slave address。三、命令，顯示資料的傳送。




圖 11 傳送格式 I²C

4.1.4. 命令的傳送方法

當開始條件成立後，發送 slave address(“01111100”)。發送完 slave address 後，必須輸入 1 byte 的命令；命令的 MSB 位元是判斷下一組資料的是命令還是顯示資料；Command 或者 data 的判定位只有為‘1’才有可能輸入後續的命令。Command 或者 data 的判定位只有為‘0’才能輸入後續的顯示資料




圖 12 命令格式 I²C

在輸入顯示資料的狀態時，就不能進行命令的輸入。如果想再次輸入命令的話，需要再次生成開始條件。

在命令傳送的過程中輸入開始條件或停止條件時傳送中的命令會被取消的。傳送過程中輸入開始條件時，下一個 Slave address 輸入後轉換為命令輸入狀態。

開始條件生成後，請先傳送 Slave Address 數據。最初傳送的 Slave Address 資料沒有被識別時、Acknowledge 信號將不返回，後續傳送的資料將接收不到。在資料接收被拒絕的狀態時，將再次回復到輸入開始條件。

4.1.5. 顯示資料的寫入和傳送方法

本晶片內置了容量為 36×4=144bit 的顯示資料 RAM (DDRAM)。寫入顯示資料以及 DDRAM 資料與之相對應的位址的顯示對應關係如下所示。




圖 13 資料寫入與傳送格式 I²C

2 進制 8bit 的資料寫入 DDRAM。寫入區域是由 Address set 命令來指定、每 4bit 資料的位址會自動增加。因此，用發送連續資料的方法可以將資料持續寫入 DDRAM 內：

	00h	01h	02h	03h	04h	05h	06h	21h	22h	23h	
COM	0	a	e	i	m						COM0
	1	b	f	j	n						COM1
	2	c	g	k	o						COM2

3	d	h	l	p								COM3
	SEG0	SEG1	SEG2	SEG3	SEG4	SEG5	SEG6	...	SEG3	SEG3	SEG3	

表 3 DDRAM 格式

寫入 DDRAM 的數據是每 4bit 寫一次，因此，如果沒有等待 ACK 信號動作的話寫入資料的工作就結束了。

4.1.6. 進階功能資料的寫入和傳送方法

本晶片內置LED驅動、High side 或 Low side 的LCD驅動、.....、等等的功能的控制位放置於SDRAM內，需透過進階的資料寫入和傳送方式才得以啓用與關閉。此外，使用者必須先執行命令『Extend Control (EXCTL)』以開啓進階功能的資料操作，關於該命令的說明請參考**章節5**命令的詳細說明。

進階功能的資料記憶體計有 20×4 = 80-bits的控制位元元，寫入資料的方式分為單次寫入與連續寫入。資料寫入完成後必須執行『I²C的停止』命令以離開進階功能資料寫入模式，請參考圖 14 與圖 15。




圖 14 進階功能資料單筆寫入與傳送格式

範例： Start, 0x7C, Ack, 0xE1, Ack, Stop, Start, 0x7C, Ack, Extend control address (0x00~0x05), Ack, Control data, Ack, Stop




圖 15 進階功能資料連續寫入與傳送格式

2 進制 8bit的進階功能控制資料寫入SDRAM。寫入區域是由命令『Extend Control (EXCTL)』+ 『Slave address + address + control data1 + control data2 +...+ P』等I2C傳送格式來指定每 4bit 資料的起始寫入位址並會自動增加。因此，用發送連續資料的方法可以將資料持續寫入SDRAM 內：

	00h	01h	02h	03h	04h	05h	06h	...	21h	22h	23h
bit 0											
bit 1											
bit 2											
bit 3											

表 4 DDRAM 格式

寫入 SDRAM 的數據是每 4bit 寫一次；因此，如果沒有等待 ACK 信號動作的話寫入資料的工作就結束了。

範例： Start, 0x7C, Ack, 0xE1, Ack, Stop, Start, 0x7C, Ack, Extend control address (0x00~0x05), Ack, Control data1, Ack, Control data2, Ack, ..., Ack, Stop

4.2. 振盪特性,OSCILLATOR

晶片可以使用內部振盪電路或者外接時鐘信號來產生內部動作及液晶顯示動作所必須的時鐘信號；使用內部振盪電路工作時，OSCIN 引腳與 VSS 引腳短路；





圖 16 內部與外部時鐘源電路

外部提供時鐘信號時，用 Set IC Operation (ICSET)命令來切換、並由 OSCIN 引腳輸入外部的時鐘信號。

當使用外部輸入時鐘源，要保持 f_{CLK} 的頻率為 80Hz。請參考圖 17，詳細設置請參考章節 5命令的詳細說明。



@C：指令模式


圖 17 系統頻率源


4.3. LCD DRIVE 偏壓與波形 (Bias Circuit and Wave)


LCD DRIVE 電路生成液晶驅動電壓，同時通過內部的 BUFFER AMP 後可以實現低功耗的液晶驅動顯示；


- * 1/3,1/2 Bias 的設定是由 Mode Set (MODE SET)命令來設置的。
- * LINE,FRAME Inversion 的設定是由 Display control (DISCTL)命令來設置的。
- * 詳細設置請參考章節 5命令的詳細說明。
- * 下列 LCD Driver 偏壓與波形舉例僅以 Low Side Mode 進行說明。

4.3.1. 1/3-bias,1/4-duty LINE Inversion




 18 1/3-bias,1/4-duty LINE Inversion




 19 1/3-bias,1/4-duty LINE Inversion

4.3.2. 1/3-bias,1/4-duty FRAME Inversion




20 1/3-bias,1/4-duty FRAME Inversion




21 1/3-bias,1/4-duty FRAM Inversion

4.3.3. 1/2-bias,1/4-duty LINE Inversion





22 1/2-bias,1/4-duty LINE Inversion





23 1/2-bias,1/4-duty LINE Inversion

4.3.4. 1/2-bias,1/4-duty FRAME Inversion



 24 1/2-bias,1/4-duty FRAME Inversion



 25 1/2-bias,1/4-duty FRAM Inversion

4.6. LCD 工作電壓與對比調整調整

LCD驅動電壓可分為三種模式且內置 16 段微調電壓功能，透過VLCD控制器可分別選擇VLCD引腳連接至VDD(HY2613C)、VSS(HY2613B)或是採用內部倍壓(HY2613C)方式，而透過CTVR[3:0]對比調整控制器則可調整VLCD引腳驅動的等效電壓。詳細設置請參考**章節5**命令的詳細說明。

4.6.1. VLCD 連接至 VDD 不使用外部對比 (CONTRAST) 調整

VLCD 連接至 VDD 模式則不支援外部對比 (CONTRAST) 調整功能。可透過內置對比 (CONTRAST) 調整控制器 CTVR 進行調適。




圖 28 HY2613C VLCD 連接至 VDD

4.6.2. VLCD 連接至 VSS 不使用外部對比 (CONTRAST) 調整




圖 29 HY2613B VLCD 連接至 VSS

4.6.3. VLCD 經電阻連接至 VSS 並使用外部對比 (CONTRAST) 調整




圖 30 HY2613B VLCD 連接至 VSS 具外部對比調整

4.6.4. VLCD 採用內部倍壓




圖 31 HY2613C LCD 採用內部 VLCD 倍壓方式

4.6.5. 對比(CONTRAST)調整功能說明

在 VLCD~VSS 間接一個可變電阻，即可實現外部 CONTRAST 調整功能；適用於 HY2613B 版本晶片。如下圖：




圖 32 1/3-bias 使用 CONTRAST




圖 33 1/2-bias 使用 CONTRAST

在不使用 CONTRAST 功能時的電路結構圖例如下所示。




圖 34 1/3-bias 不使用 CONTRAST





圖 35 1/2-bias 不使用 CONTRAST

4.6.6. VLCD 內置對比 (CONTRAST) 調整控制器

HY2613C內置了對比調控制器，可改變LCD驅動電壓調整對比顯示效果。對比調整控制器等效輸出電壓與計算方式請三見圖 36 與表 5



備註：上述公式中，CTVR[3:0]=0000b~1111b，帶入公式時需以十進製 0~15 進行計算。

圖 36 LCD 對比調整電路


CTVR[3:0]	1/3, 1/2 偏壓顯示			1/2 偏壓顯示		備註
	V3	V2	V1	V3	V2	
0000	5.000V	3.333V	1.667V	5.000V	2.500V	
0001	4.787V	3.191V	1.596V	4.787V	2.394V	
0010	4.592V	3.061V	1.531V	4.592V	2.296V	
0011	4.412V	2.941V	1.471V	4.412V	2.206V	
0100	4.245V	2.830V	1.415V	4.245V	2.123V	
0101	4.091V	2.727V	1.364V	4.091V	2.045V	
0110	3.947V	2.632V	1.316V	3.947V	1.974V	
0111	3.814V	2.542V	1.271V	3.814V	1.907V	
1000	3.689V	2.459V	1.230V	3.689V	1.844V	
1001	3.571V	2.381V	1.190V	3.571V	1.786V	
1010	3.462V	2.308V	1.154V	3.462V	1.731V	
1011	3.358V	2.239V	1.119V	3.358V	1.679V	
1100	3.261V	2.174V	1.087V	3.261V	1.630V	
1101	3.169V	2.113V	1.056V	3.169V	1.585V	
1110	3.082V	2.055V	1.027V	3.082V	1.541V	
1111	3.000V	2.000V	1.000V	3.000V	1.500V	

表 5 LCD 對比調整等效電壓表

4.7. 計數器輸出

HY2613C皆具備兩組計數輸出，其一為Time Base，另一個為NMI信號。詳細設置請參考章節5

命令的詳細說明。



@C: 指令模式

圖 37 Timer Output 架構圖

4.7.1. Time Base

將 Time Output 設置在此功能時，可由引腳 IRQ 得到一組時鐘輸出並可作為標準時鐘源。

4.7.2. NMI 信號

將 Time Output 設置在此功能時，可由引腳 IRQ 得到一個 32us 寬度的脈衝輸出。其可設置為：

- * 引腳為 Open drain 緩衝輸出，低電平有效。
- * 引腳為 CMOS 緩衝輸出，高電平有效。

4.8. 初始化時序



圖 38 初始化流程

接入電源後請執行以下的步驟，對本晶片進行 Reset 初始狀態電源接入後，到執行完初始化順序為止的各寄存器值，DDRAM 位址是隨機的。

4.9. RESET 初始化狀態

Software Reset 執行後的 RESET 的初始狀態如下：

- 顯示是關閉。
- 初始化 DDRAM 的地址 (DDRAM 的數據不初始化)。
- 寄存器的初始值是在 章節 5 命令的詳細說明內描述。

4.10. 記憶體總表 RAM

"u": 不變更, ".": 未使用, "***": 可讀/寫, "\$": 0→1→0

位址	名稱	Bit 3	Bit 2	Bit 1	Bit 0	POR	non-POR	R/W
00h	SEG0	SEG0[3]	SEG0[2]	SEG0[1]	SEG0[0]	uuuu	uuuu	**** 1 1 1
01h	SEG1	SEG1[3]	SEG1[2]	SEG1[1]	SEG1[0]	uuuu	uuuu	**** 1 1 1
02h	SEG2	SEG2[3]	SEG2[2]	SEG2[1]	SEG2[0]	uuuu	uuuu	**** 1 1 1
03h	SEG3	SEG3[3]	SEG3[2]	SEG3[1]	SEG3[0]	uuuu	uuuu	**** 1 1 1
04h	SEG4	SEG4[3]	SEG4[2]	SEG4[1]	SEG4[0]	uuuu	uuuu	**** 1 1 1
05h	SEG5	SEG5[3]	SEG5[2]	SEG5[1]	SEG5[0]	uuuu	uuuu	**** 1 1 1
06h	SEG6	SEG6[3]	SEG6[2]	SEG6[1]	SEG6[0]	uuuu	uuuu	**** 1 1 1
07h	SEG7	SEG7[3]	SEG7[2]	SEG7[1]	SEG7[0]	uuuu	uuuu	**** 1 1 1
08h	SEG8	SEG8[3]	SEG8[2]	SEG8[1]	SEG8[0]	uuuu	uuuu	**** 1 1 1
09h	SEG9	SEG9[3]	SEG9[2]	SEG9[1]	SEG9[0]	uuuu	uuuu	**** 1 1 1
0Ah	SEG10	SEG10[3]	SEG10[2]	SEG10[1]	SEG10[0]	uuuu	uuuu	**** 1 1 1
0Bh	SEG11	SEG11[3]	SEG11[2]	SEG11[1]	SEG11[0]	uuuu	uuuu	**** 1 1 1
0Ch	SEG12	SEG12[3]	SEG12[2]	SEG12[1]	SEG12[0]	uuuu	uuuu	**** 1 1 1
0Dh	SEG13	SEG13[3]	SEG13[2]	SEG13[1]	SEG13[0]	uuuu	uuuu	**** 1 1 1
0Eh	SEG14	SEG14[3]	SEG14[2]	SEG14[1]	SEG14[0]	uuuu	uuuu	**** 1 1 1
0Fh	SEG15	SEG15[3]	SEG15[2]	SEG15[1]	SEG15[0]	uuuu	uuuu	**** 1 1 1
10h	SEG16	SEG16[3]	SEG16[2]	SEG16[1]	SEG16[0]	uuuu	uuuu	**** 1 1 1
11h	SEG17	SEG17[3]	SEG17[2]	SEG17[1]	SEG17[0]	uuuu	uuuu	**** 1 1 1
12h	SEG18	SEG18[3]	SEG18[2]	SEG18[1]	SEG18[0]	uuuu	uuuu	**** 1 1 1
13h	SEG19	SEG19[3]	SEG19[2]	SEG19[1]	SEG19[0]	uuuu	uuuu	**** 1 1 1
14h	SEG20	SEG20[3]	SEG20[2]	SEG20[1]	SEG20[0]	uuuu	uuuu	**** 1 1 1
15h	SEG21	SEG21[3]	SEG21[2]	SEG21[1]	SEG21[0]	uuuu	uuuu	**** 1 1 1
16h	SEG22	SEG22[3]	SEG22[2]	SEG22[1]	SEG22[0]	uuuu	uuuu	**** 1 1 1
17h	SEG23	SEG23[3]	SEG23[2]	SEG23[1]	SEG23[0]	uuuu	uuuu	**** 1 1 1
18h	SEG24	SEG24[3]	SEG24[2]	SEG24[1]	SEG24[0]	uuuu	uuuu	**** 1 1 1
19h	SEG25	SEG25[3]	SEG25[2]	SEG25[1]	SEG25[0]	uuuu	uuuu	**** 1 1 1
1Ah	SEG26	SEG26[3]	SEG26[2]	SEG26[1]	SEG26[0]	uuuu	uuuu	**** 1 1 1
1Bh	SEG27	SEG27[3]	SEG27[2]	SEG27[1]	SEG27[0]	uuuu	uuuu	**** 1 1 1
1Ch	SEG28	SEG28[3]	SEG28[2]	SEG28[1]	SEG28[0]	uuuu	uuuu	**** 1 1 1
1Dh	SEG29	SEG29[3]	SEG29[2]	SEG29[1]	SEG29[0]	uuuu	uuuu	**** 1 1 1
1Eh	SEG30	SEG30[3]	SEG30[2]	SEG30[1]	SEG30[0]	uuuu	uuuu	**** 1 1 1
1Fh	SEG31	SEG31[3]	SEG31[2]	SEG31[1]	SEG31[0]	uuuu	uuuu	**** 1 1 1
20h	SEG32	SEG32[3]	SEG32[2]	SEG32[1]	SEG32[0]	uuuu	uuuu	**** 1 1 1
21h	SEG33	SEG33[3]	SEG33[2]	SEG33[1]	SEG33[0]	uuuu	uuuu	**** 1 1 1
22h	SEG34	SEG34[3]	SEG34[2]	SEG34[1]	SEG34[0]	uuuu	uuuu	**** 1 1 1
23h	SEG35	SEG35[3]	SEG35[2]	SEG35[1]	SEG35[0]	uuuu	uuuu	**** 1 1 1
Extend Control Register								
000h	VLCD	VLCD[3]	VLCD[2]	VLCD[1]	VLCD[0]	0000	uuuu	**** 1 1 1
	CTVR	CTVR[3]	CTVR[2]	CTVR[1]	CTVR[0]	0000	uuuu	**** 1 1 1
002h	LCDM	ENBUF				0000	0000	**** 1 1 1
	LCDM			VLCDEN[1]	VLCDEN[0]	0000	00uu	**** 1 1 1
004h	TM	IRQM	TMD[2]	TMD[1]	TMD[0]	0000	uuuu	**** 1 1 1
	TM		TMEN[1]	TMEN[0]	TMCR[0]	0000	0uu\$	**** 1 1 1

表 6 記憶體總表

5. 命令的詳細說明

D7 (MSB) 是命令或者資料判斷位元: 詳細的說明請參考 [章節 4.1 通訊介面資料傳送方法](#)

C :

0 : 下一個的 Byte (D7-D0) 是寫入 RAM 的數據。

1 : 下一個 Byte 是命令。

Input	DATA								描述
	D7	D6	D5	D4	D3	D2	D1	D0	
Mode Set	C	1	0	*	P3	P2	*	*	MODE SET
Address set	C	0	0	P4	P3	P2	P1	P0	ADSET
Display control	C	0	1	P4	P3	P2	P1	P0	DISCTL
Set IC Operarion	C	1	1	0	1	*	P1	P0	ICSET
Blink control	C	1	1	1	0	*	P1	P0	BLKCTL
All pixel control	C	1	1	1	1	1	P1	P0	APCTL
Extend Control	C	1	1	0	0	P2	P1	P0	EXCTL

表 7 Display ON/OFF

5.1. Mode Set (MODE SET)

MSB				LSB			
D7	D6	D5	D4	D3	D2	D1	D0
C	1	0	*	P3	P2	*	*

圖 39 Mode Set Byte

P3 : 設置顯示的開或者關

設定	P3	初始值
Display off	0	○
Display on	1	

表 8 Display ON/OFF

P2 : 設置 BIAS 電壓

設定	P2	初始值
1/3 BIAS	0	○
1/2 BIAS	1	

表 9 bias Set

Display OFF :

與 DDRAM 的內容無關，1FRAME OFF 寫入後，SEGMENT, COMMON 的輸出全部停止。輸入 Display on (DSPON)後 Display off 模式中止。

Display ON :

SEGMENT, COMMON 輸出變為有效、從 DDRAM 到液晶顯示的讀出動作開始。

根據 Bias 的設定 SEG/COM 的輸出波形參照液晶驅動波形的例圖。

5.2. Address set (ADSET)

MSB				LSB			
D7	D6	D5	D4	D3	D2	D1	D0
C	0	0	P4	P3	P2	P1	P0

圖 40 Address Set Byte

根據 P[4:0]指定的位址資料來設定位址計數器，且可以設定的位址範圍是 00000~10011(在 ICSET 命令中執行 Software Reset 寄存)。必須注意，不允許設定上述以外的值。(如果設定的話地址將作為 0 來設定)

ICSET [P2]命令是僅僅設定地址的 MSB('0'或者'1')位，不設定地址。位址設定時必須輸入 ADSET 命令。

當寫入資料動作時，在資料寫入 ICSET [P2]=0b，ADSET[P4:P0]=0Fh (SEG15)地址後，位址會自動遞增 1 變成 ICSET [P2]=0b，ADSET[P4:P0]=10h，使得地址從 0Fh 遞增變成 10h。

在資料寫入 ICSET [P2]=0b，ADSET[P4:P0]=1Fh (SEG31)地址後，位址會自動遞增 1 變成 ICSET [P2]=1b，ADSET[P4:P0]=00h，使得地址從 1Fh 遞增變成 20h。

同樣在資料寫入 ICSET [P2]=1b，ADSET[P4:P0]=03h (SEG35)地址後，位址會自動遞增並從頭開始，變成 ICSET [P2]=0b，ADSET[P4:P0]=00h，使得地址從 23h 變成 00h。

因此在顯示時，若前一次位址為 2xh (ICSET [P2]=1b)，當要重新從 0xh(SEG0~SEG15)位址開始顯示資料時，則必須重新設定 ICSET [P2]位元為 0，以便使得顯示位址回到 0xh 位址正常顯示。而若前一次顯示位址為 2xh (ICSET [P2]=1b)，當要重新從 1xh (SEG16~SEG31)位址開始顯示資料時，則必須重新設定 ICSET [P2]位元為 0，才能正常顯示。

5.3. Display control (DISCTL)

MSB				LSB			
D7	D6	D5	D4	D3	D2	D1	D0
C	0	1	P4	P3	P2	P1	P0

圖 41 Display Control Byte

P4、P3：Power save mode FR 的設定

Power save mode FR	P4	P3	初始化狀態
Normal mode	0	0	○
Power save mode1	0	1	
Power save mode2	1	0	
Power save mode3	1	1	

表 10 Power save mode FR

工作電流是根據 Normal mode > Power save mode1 > Power save mode2 > Power save mode 3 的順序來減少的。

P2：設置液晶驅動波形

設定	P2	初始值
LINE inversion	0	○
FRAME inversion	1	

表 11 設置液晶驅動波形

工作電流是LINE Inversion > FRAME 的。關於LINE Inversion ,FRAME Inversion的驅動方式請參照章節 4.3LCD DRIVE 偏壓與波形 (Bias Circuit and Wave) 。

P1、P0：設置省電模式

Power save mode SR	P1	P0	初始化狀態
Power save mode1	0	0	
Power save mode2	0	1	
Normal mode	1	0	○
High Power mode	1	1	

表 12 設置液晶驅動波形

工作電流是根據 Power save mode 1 < Power save mode 2 < Normal < High 的順序來增加的。
*High Power Mode 使用時請滿足 VDD-VLCD>=3.0V 的要求。

參考消耗電流資料

Power save mode SR	消耗電流
Power save mode1	*0.5
Power save mode2	0.67
Normal mode	*1.0
High Power mode	*1.8

表 13 設置液晶驅動波形

左表的消耗電流資料是參考值。其數值是根據 PANEL 的負載改變而變化

(注) 對於 Power save mode FR · 液晶驅動波形 · Power save mode SR 的設定主要是對以下的顯示畫質有影響。請根據搭載本晶片的液晶屏的消費電流以及顯示畫質來選擇最合適的值

模式	畫面抖動	顯示品質/對比度
Power save mode FR	○	-
液晶驅動波形	○	○
Power save mode SR	-	○

表 14 液晶顯示品質表

5.4. Set IC Operation (ICSET)

MSB				LSB			
D7	D6	D5	D4	D3	D2	D1	D0
C	1	1	0	1	P2	P1	P0

圖 42 IC Operation Set Byte

P1 : RESET 設定

設定	P1
不執行 Software Reset	0
執行 Software Reset	1

表 15 設置 RESET

Software Reset 命令執行時：將本晶片 RESET 為初始狀態請參照章節 4.9RESET 初始化狀態。

P0 : 時鐘源設定

OSC MODE	P0	初始值
內部振盪電路	0	○
外部時鐘信號輸入	1	

表 16 設置時鐘源

設定內置振盪電路時：請將 OSCIN 引腳與 VSS level 引腳短接。

外部時鐘信號輸入設定時：由 OSCIN 引腳來輸入外部時鐘信號

參考時序如下圖：




圖 43 時鐘源切換時序圖

P2 : 高位元位址計數器設定

ICSET [P2] 僅僅設定地址的 MSB('0'或者'1')位，不設定地址。位址設定時必須輸入 ADSET[P4:P0]命令。

ICSET [P2]=0b，地址設定為 00h~1Fh 地址。

ICSET [P2]=1b，地址設定為 20h~23h 地址。

5.5. Blink control (BLKCTL)

MSB						LSB	
D7	D6	D5	D4	D3	D2	D1	D0
C	1	1	1	0	*	P1	P0

圖 44 Blink Control Set Byte

P1、P0：閃爍的的設定

閃爍模式 (HZ)	P1	P0	初始值
OFF	0	0	○
0.5	0	1	
1	1	0	
2	1	1	

表 17 設置閃爍

5.6. ALL pixel control (APCTL)

MSB						LSB	
D7	D6	D5	D4	D3	D2	D1	D0
C	1	1	1	1	1	P1	P0

圖 45 Blink Control Set Byte

P1、P0：LCD 全顯與全滅設置

APON	P1	P0	初始值
Normal	0	0	○
All pixel OFF	0	1	
All pixel ON	1	0	
All pixel OFF	1	1	

表 18 LCD 全顯與全滅設置

All pixels ON：點亮與 DDRAM 的內容無關的全屏顯示。

All pixels OFF：取消與 DDRAM 的內容無關的全屏顯示。

All pixels ON/OFF 命令是僅在顯示打開時 (Display ON) 有效。這時 DDRAM 的內容是不變化的。

注意：P1, P0 全部設為‘1’時優先選擇 APOFF。

5.7. Extend Control (EXCTL)

MSB				LSB			
D7	D6	D5	D4	D3	D2	D1	D0
C	1	1	0	0	P2	P1	P0

圖 46 Extend Control Byte

P2 : 設置 LED 背光功能

設定	P2	初始值
LED 背光 OFF	0	○
LED 背光 ON	1	

表 19 LED 背光功能

LED 背光 OFF :

不啓用 LED 背光功能

LED 背光 ON :

啓用 LED 背光功能，此時 SEG32 ~ SEG35 自動切換成 LED 驅動電路

P1 : 外部輸入時鐘或啓用外部 RTC

設定	P1	初始值
RTC OFF	0	○
Reserved	1	

表 20 外接 RTC 震盪器

RTC OFF :

外部 32KHz 時鐘輸入。

RTC ON :

使用外接震盪器 32.768KHz。

系統時鐘源控制寄存器，設置系統的時鐘源以決定 f_{CLK} 與 TM 的時鐘源。

ICSET[P0]	EXCTL[P1]	系統時鐘源	備註
0	0	內部 32KHz 的 LPO 當時鐘源	禁用外部 OSCIN 輸入時鐘源與外接 RTC 晶震功能
1	0	由外部引腳 OSCIN 輸入 32KHz 的時鐘當時鐘源	禁用內部 LPO 時鐘源與外接 RTC 晶震功能
1	1	致能外接 32.768KHz 的 RTC 晶震，並當成時鐘源	禁用外部 OSCIN 輸入時鐘源與內部 LPO 功能

表 21 時鐘源選擇控制器清單

P0 : 設置特殊暫存器

設定	P0	初始值	備註
SROFF	0	○	POR 事件唯一有效
SRON	1		

請參照章節 9

SROFF :

不啓用特殊暫存器功能

SRON :

啓用特殊暫存器功能

表 22 特殊暫存器

將 EXCTL 命令中的 P0 設置為 "1" 即可讀/寫以下延伸控制寄存器，P0 設置為 "0" 則以下延伸控制寄存器無法進行讀/寫效。

"u": 不變更, "." : 未使用, "*" : 可讀/寫, "\$": 0→1→0												
位址	名稱	Bit 7	Bit 6	Bit 5	Bit 4	Bit 3	Bit 2	Bit 1	Bit 0	POR	non-POR	R/W
Extend Control Register												
000h	VLCD+CTVR	VLCD[3]	VLCD[2]	VLCD[1]	VLCD[0]	CTVR[3]	CTVR[2]	CTVR[1]	CTVR[0]	00000000	uuuuuuuu	* * * * *
002h	LCDM	ENBUF						VLCDEN[1]	VLCDEN[0]	00000000	000000uu	* * * * *
004h	TM	IRQM	TMD[2]	TMD[1]	TMD[0]		TMEN[1]	TMEN[0]	TMCR[0]	00000000	uuuu0uu\$	* * * * *

表 23 延伸控制寄存器

5.7.1. 延伸控制寄存器說明

➤ VLCD[3:0]

內部倍壓輸出控制寄存器，可設置 VLCD 輸出電壓。當電源浮動時 VLCD 輸出可維持在設定電壓，以避免 LCD 顯示產生對比不足的現象。當啟動 VLCD 內部倍壓輸出時，須符合電壓工作範圍， $VDD \leq VLCD \leq 1.5 * VDD$ 。

VLCD[3:0]	VLCD 輸出電壓	VLCD[3:0]	VLCD 輸出電壓	VLCD[3:0]	VLCD 輸出電壓	VLCD[3:0]	VLCD 輸出電壓
0000	4.5V	0100	4.1V	1000	3.7V	1100	3.3V
0001	4.4V	0101	4.0V	1001	3.6V	1101	3.2V
0010	4.3V	0110	3.9V	1010	3.5V	1110	3.1V
0011	4.2V	0111	3.8V	1011	3.4V	1111	3.0V

表 24 HY2613C VLCD 輸出電壓控制器清單

➤ CTVR[3:0]

內部對比控制寄存器，可設置以調整 LCD 顯示的對比度達到最佳顯示效果。

CTVR[3:0]	LCD 驅動電壓	CTVR[3:0]	LCD 驅動電壓	CTVR[3:0]	LCD 驅動電壓	CTVR[3:0]	LCD 驅動電壓
0000	1*VLCD	0100	0.849*VLCD	1000	0.738*VLCD	1100	0.652*VLCD
0001	0.957*VLCD	0101	0.818*VLCD	1001	0.714*VLCD	1101	0.634*VLCD
0010	0.918*VLCD	0110	0.789*VLCD	1010	0.692*VLCD	1110	0.616*VLCD
0011	0.882*VLCD	0111	0.763*VLCD	1011	0.672*VLCD	1111	0.600*VLCD

表 25 HY2613C LCD 1/3 偏壓對比調整控制器列表

➤ VLCDEN[1:0]

VLCD 電源驅動控制器，可選擇 VLCD 的配置方式以滿足不同的應用。

VLCDEN[1:0]	VLCD 電源驅動控制選擇	備註
00	VLCD 連接至 VSS	採用 Low Side 連接方式 僅適用於 HY2613B 產品
01	VLCD 連接至 VDD	採用 High Side 連接方式 僅適用於 HY2613C 產品
10	VLCD 電壓由內部倍壓電路提供	使用內部倍壓電路，即採用 High Side 連接方式 僅適用於 HY2613C 產品
11	VLCD 電壓由內部倍壓電路提供	使用內部倍壓電路，即採用 High Side 連接方式 僅適用於 HY2613C 產品

表 26 VLCD 電源驅動控制清單

➤ ENBUF

VLCD Buffer 啟動位元。適用於 HY2613C 產品。

當啟動 CTVR 內部對比控制功能時必須強制啟動 VLCD Buffer。

ENBUF=0b，關閉 VLCD Buffer。

ENBUF=1b，啟動 VLCD Buffer。

➤ **TMD[2:0]**

計數器除頻控制寄存器，可設置計數器輸出頻率。

TMD[2:0]	Timer 時鐘源	OSC=32.768KHz		TMD[2:0]	Timer 時鐘源	OSC=32.768KHz	
000	OSC_CK+2	32Hz	31.25ms	100	OSC_CK+32	2Hz	500ms
001	OSC_CK+4	16Hz	62.5ms	101	OSC_CK+64	1Hz	1000ms
010	OSC_CK+8	8Hz	125ms	110	OSC_CK+128	0.5Hz	2000ms
011	OSC_CK+16	4Hz	250ms	111	OSC_CK+256	0.25Hz	4000ms

表 27 系統時鐘 32.768KHz 計數器輸出頻率清單

TMD[2:0]	Timer 時鐘源	OSC=32KHz		TMD[2:0]	Timer 時鐘源	OSC=32KHz	
000	OSC_CK+2	31.25Hz	32ms	100	OSC_CK+32	1.95Hz	512ms
001	OSC_CK+4	15.62Hz	64ms	101	OSC_CK+64	0.97Hz	1024ms
010	OSC_CK+8	7.81Hz	128ms	110	OSC_CK+128	0.48Hz	2048ms
011	OSC_CK+16	3.90Hz	256ms	111	OSC_CK+256	0.24Hz	4096ms

表 28 系統時鐘 32KHz 計數器輸出頻率清單

➤ **TMEN[1:0]**

計數器致能與模式控制寄存器，可致能計數器與選擇輸出模式。唯需注意，HY2613C 外部引腳 IRQ 的原理圖設計必須正確。

TMEN[1:0]	計數器模式控制	備註
00	禁用計數器	IRQ 引腳為高阻抗
01	致能計數器並設置為 Timer Base 輸出	IRQ 引腳輸出為 CMOS 緩衝，Duty Cycle 50%
10	致能計數器並設置為 NMI 脈衝高電平輸出	IRQ 引腳輸出為 CMOS 緩衝，Pulse wide as 32us
11	致能計數器並設置為 NMI 脈衝低電平輸出	IRQ 引腳輸出為 Open-drain 緩衝，Pulse wide as 32us

表 29 計數器輸出模式清單(HY2613C only)

➤ **TMCR[0]**

計數器計數清零控制寄存器。

TMCR[0]	計數器計數清零控制	備註
0	正常計數狀態	開機時清零，開機後進入正常計數狀態
1	計數器清零	寫入“1”清零計數器，然後自動置“0”

表 30 計數器輸出模式清單(HY2613C only)

6. 顯示資料範例

如表 27 所示的資料寫入
 DDRAM 後在液晶屏上就會顯示圖
 51 的字樣




圖 47 COM 端 bit 位置圖




圖 48 SEG. 端 bit 位置圖



圖 49 顯示範例 “3.792”

		SEG0	SEG1	SEG2	SEG3	SEG4	SEG5	SEG6	SEG7	SEG8	SEG9	SEG10	SEG11	SEG12	SEG13	SEG14	SEG15	SEG16	SEG17	SEG18	SEG19	
COM0	D0	0	0	1	0	1	1	1	1	0	1	1	0	0	0	0	0	0	0	0	0	0
COM1	D1	0	0	1	1	1	0	0	1	1	0	1	0	0	0	0	0	0	0	0	0	0
COM2	D2	0	0	0	1	0	1	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0
COM3	D3	0	0	1	1	0	0	0	1	0	1	0	0	0	0	0	0	0	0	0	0	0
地址		00h	01h	02h	03h	04h	05h	06h	07h	08h	09h	10h	11h	12h	13h	14h	15h	16h	17h	18h	19h	

表 31 DDRAM data map

7. 晶片使用說明

晶片的使用方式採用流程圖表來說明，操作流程如下圖所示，各部操作如後單元所述。另外，顯示相關的調適流程亦在本章節說明。




圖 50 晶片操作流程圖

NO.	Input	DATA								描述
		D7	D6	D5	D4	D3	D2	D1	D0	
1	POWER ON									VDD=0→5V (Tr=0.1ms)
	↓									
2	等待 100us									晶片初始化
	↓									
3	STOP									Stop 條件
	↓									
4	START									Start 條件
	↓									
5	Slave address	0	1	1	1	1	1	0	0	發送 Slave address
	↓									
6	ICSET	1	1	1	0	1	*	1	0	Software reset
	↓									
7	BLKCTL	1	1	1	1	0	*	0	0	初始化不需要
	↓									
8	DISCTL	1	0	1	0	0	0	1	0	初始化不需要
	↓									
9	ICSET	1	1	1	0	1	*	0	1	RAM 地址的 MSB 設定

	↓									
10	ADSET	0	0	0	0	0	0	0	0	RAM 地址設定
	↓									
	Display data	*	*	*	*	*	*	*	*	Address 00h~01h
11									
	Display data	*	*	*	*	*	*	*	*	Address 22h~23h
	↓									
12	Stop									Stop 條件
	↓									
13	Start									Start 條件
	↓									
14	Slave address	0	1	1	1	1	1	0	0	發送 Slave address
	↓									
15	MODESET	1	1	0	*	1	0	*	*	Display ON
	↓									
16	Stop									Stop 條件

表 32 操作流程表

7.1. 初始化

Input	DATA								描述	
	D7	D6	D5	D4	D3	D2	D1	D0		
POWER ON										
等待 100us										
STOP										
START										
Slave address	0	1	1	1	1	1	0	0		
ICSET	1	1	1	0	1	0	1	0		Software reset
DISCTL	1	0	1	1	1	1	1	1		設定 Display Control
ADSET	0	0	0	0	0	0	0	0		RAM 地址設定
Display data	*	*	*	*	*	*	*	*		顯示資料
⋮										
Stop										

表 33 初始化流程表

7.2. 顯示打開

Input	DATA									描述
	D7	D6	D5	D4	D3	D2	D1	D0		
START										
Slave address	0	1	1	1	1	1	0	0		
DISCTL	1	0	1	1	1	1	1	1	設定 Display Control	
BLKCTL	1	1	1	1	0	0	0	0	BLKCTL 設定	
APCTL	1	1	1	1	1	1	0	0	APCTL 設定	
MODESET	1	1	0	0	1	0	0	0	顯示打開	
Stop										

表 34 顯示打開流程表

7.3. RAM 寫入顯示

Input	DATA									描述
	D7	D6	D5	D4	D3	D2	D1	D0		
START										
Slave address	0	1	1	1	1	1	0	0		
DISCTL	1	0	1	1	1	1	1	1	設定 Display Control	
BLKCTL	1	1	1	1	0	0	0	0	BLKCTL 設定	
APCTL	1	1	1	1	1	1	0	0	APCTL 設定	
MODESET	1	1	0	0	1	0	0	0	顯示打開	
ADSET	0	0	0	0	0	0	0	0	RAM 地址設定	
Display data	*	*	*	*	*	*	*	*	寫入顯示資料	
⋮										
Stop										

表 35 RAM 寫入流程表


7.4. 顯示關閉

Input	DATA									描述
	D7	D6	D5	D4	D3	D2	D1	D0		
START										
Slave address	0	1	1	1	1	1	0	0		
MODESET	1	1	0	0	0	0	0	0	顯示打開	
Stop										

表 36 顯示關閉流程表

7.5. 顯示調適

透過 DISCTL 命令可對顯示的品質進行調適，且在進行調適與決定參數時請思考以下流程圖。



8. 電氣特性

Absolute maximum ratings over operating free-air temperature (unless otherwise noted)

Voltage applied at V _{DD} to V _{SS}	-0.5 V to 7.0 V
Voltage applied to any pin	-0.5 V to V _{DD} + 0.5 V
Diode current at any device terminal	±2 mA
Storage temperature, Tstg: (unprogrammed device)	-55°C to 150°C
(programmed device)	-40°C to 85°C
Total power dissipation at 25°C	6mW

8.1. Recommended operating conditions

T_A = -40°C ~ 85°C, unless otherwise noted

Sym.	Parameter	Test Conditions	Min.	Typ.	Max.	unit
V _{DD}	Supply Voltage		2.4		5.5	V
VLCD	LCD Supply Voltage		2.4		5.5	
V _{SS}	Supply Voltage		0		0	

8.2. Internal LPO Oscillator

T_A = 25°C, V_{DD} = 2.4V ~ 5.5V, unless otherwise noted

Sym.	Parameter	Test Conditions	Min.	Typ.	Max.	unit
f _{CLK}	Frame Frequency	V _{DD} = 2.2V ~ 5.5V, 1/4 duty mode		80		Hz
LPO	Internal RC	V _{DD} = 3.3V		33		KHz




Figure LPO vs. VDD




Figure LPO vs. Temperature

8.3. Supply current into VDD excluding peripherals current

T_A = 25°C, V_{DD} = 2.4V ~ 5.5V, OSC_LPO = 33KHz, unless otherwise noted

Sym.	Parameter	Test Conditions	Min.	Typ.	Max.	unit
I _{AM1}	Active mode 1	OSC_LPO = 33khz, VDD=3.3V, Ta=25°C, Power save mode SR=Power save mode1, Power save mode FR=Power save mode3 1/3bias,1/4duty, Frame Inversion.		7.5	11.5	uA
I _{AM2}	Active mode 2	OSC_LPO = 33khz, VDD=3.3V, Ta=25°C, Power save mode SR=Power save mode1, Power save mode FR=Normal mode 1/3bias,1/4duty, Frame Inversion.		7.5	11.5	uA
I _{AM3}	Active mode 3	OSC_LPO = 33khz, VDD=3.3V, Ta=25°C, Power save mode SR=Power save mode1, Power save mode FR=Power save mode3 1/3bias,1/4duty, Line Inversion.		11	15	uA
I _{AM4}	Active mode 4	OSC_LPO = 33khz, VDD=3.3V, Ta=25°C, Power save mode SR=Power save mode1, Power save mode FR=Normal mode 1/3bias,1/4duty, Line Inversion.		11	15	uA
I _{LP1}	Low Power 1	Display Off, Standby mode		0.5	1	uA

OSC_LPO : Internal High Accuracy Oscillator frequency.




Figure I_{LP1} vs. VDD




Figure I_{AM1} vs. VDD




Figure I_{AM2} vs. VDD




Figure I_{AM4} vs. VDD




Figure I_{AM3} vs. VDD




Figure I_{AM4} vs. Temperature




Figure I_{LP1} vs. Temperature

8.4. LED Driver

$T_A = 25^{\circ}\text{C}, V_{DD} = 2.4\text{V} \sim \text{BLOUT}+0.2\text{V}, \text{ENLED}[0]=1\text{b}, -40^{\circ}\text{C} < T_A < 85^{\circ}\text{C}$, unless otherwise noted

Sym.	Parameter	Test Conditions	Min.	Typ.	Max.	unit
V_{IN}	V_{DD} Supply Voltage		2.4		$V_{BL} + 0.2$	V
V_{BL}	backlight voltage	$C_{BL}=4.7\mu\text{F}, C_{HL}=1\mu\text{F}, V_{DD}=3\text{V}, I_{LED} \leq 15\text{mA}$		3.3		V
I_{LED}	drive current	$R_L=13\Omega$			15	mA
V_{FB}	Feedback Reference Voltage			0.2		V




Figure V_{FB} vs. V_{DD}




Figure V_{BL} vs. V_{DD}

8.5. LCD

$T_A = 25^{\circ}\text{C}, V_{DD} = 2.4\text{V} \sim 5.5\text{V}$, unless otherwise noted

Sym.	Parameter	Test Conditions	Min.	Typ.	Max.	unit
V _{VLCD}	V _{DD} Supply Voltage		2.4		5.5	V
	VLCD Supply Voltage				V _{DD}	V
I _{NORM1}	Operation supply current with chip at VDD=2.4V	Function enable about LPO,POR,VLCD(charge pump), without LCD panel		12		uA
I _{NORM2}	Operation supply current with chip at VDD=3.3V	Function enable about LPO,POR,VLCD(charge pump), without LCD panel		22		uA
VLCD1	Embedded Charge Pump output voltage at VLCD pin	VDD=3.3V, VLCDEN=1xb C _{VLCD} =1.0uF	VLCD[3:0]=1111b	3.0		V
			VLCD[3:0]=1110b	3.1		V
			VLCD[3:0]=1101b	3.2		V
			VLCD[3:0]=1100b	3.3		V
			VLCD[3:0]=1011b	3.4		V
			VLCD[3:0]=1010b	3.5		V
			VLCD[3:0]=1001b	3.6		V
			VLCD[3:0]=1000b	3.7		V
			VLCD[3:0]=0111b	3.8		V
			VLCD[3:0]=0110b	3.9		V
			VLCD[3:0]=0101b	4.0		V
			VLCD[3:0]=0100b	4.1		V
			VLCD[3:0]=0011b	4.2		V
			VLCD[3:0]=0010b	4.3		V
VLCD[3:0]=0001b	4.4		V			
VLCD[3:0]=0000b	4.5		V			
VLCD2	External Supply Voltage at VLCD pin	VLCDEN=01b		V _{DD}	5.5	V
	Built-in contrast to adjust the controller, 1/3bias	VLCD = 5.0V as V3 Voltage.	CTVR[3:0]=1111b	3.000		V
			CTVR [3:0]=1110b	3.080		V
			CTVR [3:0]=1101b	3.170		V
			CTVR [3:0]=1100b	3.260		V
			CTVR [3:0]=1011b	3.360		V
			CTVR [3:0]=1010b	3.460		V
			CTVR [3:0]=1001b	3.570		V
			CTVR [3:0]=1000b	3.690		V

HY2613
RAM Mapping 4x36 LCD Controller Driver
 With LED Backlight / Built-in Charge Pump



			CTVR [3:0]=0111b	3.815	V
			CTVR [3:0]=0110b	3.945	V
			CTVR [3:0]=0101b	4.090	V
			CTVR [3:0]=0100b	4.245	V
			CTVR [3:0]=0011b	4.410	V
			CTVR [3:0]=0010b	4.590	V
			CTVR [3:0]=0001b	4.785	V
			CTVR [3:0]=0000b	5.000	V
Z _{LCD}	Output impedance with LCD buffer	f _{CLK} =80Hz, VLCD=4.5V		5	kΩ




Figure VLCD vs. VDD





Figure VLCD vs. VLCD Loading

8.6. I2C

T_A = 25°C, V_{DD} = 3.0V, unless otherwise noted

Sym.	Parameter	Test Conditions	Min.	Typ.	Max.	unit
f _{SCL}	SCL Clock Frequency ^(Note 1)		0		400	Khz
t _F	Fall Time of Both SDA and SCL Signals				0.3	us
t _{HD,STA}	Hold Time (Repeated) START Condition		0.6			us
t _{LOW}	Low Period of SCL Clock		1.3			us
t _{HIGH}	High Period of SCL Clock		0.6			us
t _R	Rise Time of Both SDA and SCL Signals				0.3	us
t _{HD:DAT}	Data Hold Time ^(Note 2, Note 3)		100			us
t _{SU:DAT}	Data Setup Time		100			us
t _{SU:STA}	Setup Time for a Repeated START Condition		0.6			us
t _{SP}	Spike Pulse Widths Suppressed by Input Filter ^(Note 4)		0		50	ns
t _{SU:STO}	Setup Time for STOP Condition		0.6			us
t _{BUF}	Bus Free Time Between a STOP and START Condition		1.3			us
C _B	Capacitive Load for Each Bus Line ^(Note 5)				400	pF
C _{BIN}	SCL, SDA Input Capacitance				60	pF

- Note 1: f_{SCL} must meet the minimum clock low time plus the rise/fall times.
- Note 2: The maximum t_{HD:DAT} has only to be met if the device does not stretch the LOW period (t_{LOW}) of the SCL signal.
- Note 3: This device internally provides a hold time of at least 300 ns for the SDA signal (referred to the VIHmin of the SCL signal) to bridge the undefined region of the falling edge of SCL.
- Note 4: Filters on SDA and SCL suppress noise spikes at the input buffers and delay the sampling instant.
- Note 5: C_b – total capacitance of one bus line in pF.



52 I2C Bus Timing Diagram

8.7. Reset(Brownout)

$T_A = 25^{\circ}\text{C}, V_{DD} = 3.3\text{V}$, unless otherwise noted

Sym.	Parameter	Test Conditions	Min.	Typ.	Max.	unit
POR	電源電壓上升延遲時間(TR)				1	msec
	電源電壓下降延遲時間(TF)				1	msec
	晶片 Reset 時間(TOFF)		100			msec
	晶片上電穩定延遲時間(Tdelay)				5	msec
	晶片 Reset 電壓(VBOT)				0.1	V

POR : Power on Reset

8.7.1. 上電防護說明


晶片電源電壓在上升過程中，內部電路以及RESET電路會有一段時間處於不穩定的低電壓區域，可能造成晶片內部RESET不完全。強化硬體POR(Power-on-reset)電路以及有效的軟體RESET控制功能可以防止該情形發生。建議使用者在晶片上電時必須滿足以下的條件：

1. 為了使 POR 電路正常工作，電源上升條件請控制在以下推薦條件：

符合 $TR < 1\text{msec}$ ， $TF < 1\text{msec}$ ， $TOFF > 100\text{msec}$ ， $VBOT < 0.1\text{V}$ 的推薦條件。

上電過程從穩定到 POR 發生 $TPOR > 5\text{msec}$ 。

Note: 在POR電路有效時，POR引腳必須置低電位。



2. 若無法滿足以上電源上電條件時，電源上升後請採取以下的對策：

為了讓 POR 電路變為無效必須採取的對策時，POR 引腳需置高電位。

9. 訂貨資訊

下單品名 ¹	封裝型式	引腳數	封裝型式		出貨包裝形式	個裝數量	材料組成 ³	MSL ²
			描述方式					
HY2613B-T048	TSSOP	48	T	048	Tube	38	Green	MSL-3
HY2613B-T048	TSSOP	48	T	048	Tape & Reel	2500	Green	MSL-3
HY2613B-L048	LQFP	48	L	048	Tray	250	Green	MSL-3
HY2613C-T048	TSSOP	48	T	048	Tube	38	Green	MSL-3
HY2613C-T048	TSSOP	48	T	048	Tape & Reel	2500	Green	MSL-3
HY2613C-L048	LQFP	48	L	048	Tray	250	Green	MSL-3

¹ **產品名稱 - 封裝型式描述方式 - 程式碼編號 (空白片 / 標準品 / 代客燒錄碼)**

例如：您的需求是 HY2613B 封裝片 TSSOP48 出貨，則下單品名為 HY2613B-T048，且需以 Tube 出貨，則除下單品名外，請特別註明出貨包裝形式為 Tube

例如：您的需求是 HY2613C 封裝片 LQFP48 出貨，則下單品名為 HY2613C-L048，且需以 Tray 出貨，則除下單品名外，請特別註明出貨包裝形式為 Tray

² **MSL:**


濕度敏感性等級係依據 IPC/JEDEC J-STD-020 的規範加以試驗分級，並參考 IPC/JEDEC J-STD-033 的標準處理、包裝、運輸與使用。

³ **Green (RoHS & no Cl/Br):**

HYCON 產品皆為 Green Product，符合 RoHS 指令以及無鹵素規定(Br/Cl<0.1%)

10. 封裝形式訊息

10.1. TSSOP48(T048)




SYMBOLS	MIN	NOM	MAX
A	-	-	1.20
A1	0.05	-	0.15
A2	0.80	1.00	1.05
b	0.17	-	0.27
c	0.09	-	0.20
D	12.40	12.50	12.60
E1	6.00	6.10	6.20
E	8.10 BSC.		
L	0.45	0.60	0.75
L1	1.0 REF.		
e	0.50 BSC.		
θ°	0	-	8

Note:



1. All dimensions refer to JEDEC OUTLINE MO -153.
2. Do not include Mold Flash or Protrusions.
3. Unit: mm

10.2. LQFP48(L048)



VARIATIONS (ALL DIMENSIONS SHOWN IN MM)

SYMBOLS	MIN.	NOM.	MAX.
A	--	--	1.60
A1	0.05	--	0.15
A2	1.35	1.40	1.45
b	0.17	0.22	0.27
c	0.09	--	0.20
D	9.00 BSC		
D1	7.00 BSC		
E	9.00 BSC		
E1	7.00 BSC		
e	0.50 BSC		
L	0.45	0.60	0.75
L1	1.00 REF		
θ	0°	3.5°	7°



Note:

1. All dimensions refer to JEDEC OUTLINE MS-026.
2. Do not include Mold Flash or Protrusions.
3. Unit: mm

11. 修訂記錄

以下描述本檔差異較大的地方，而標點符號與字形的改變不在此描述範圍。

版本	頁次	變更摘要
V01	all	初版文件
V02	all	修改設計規格與內容
V03	All	修正 CRVR→CTVR 修正筆誤描述及修正電路正確性
V04	All	修正設計規格與內容
V05	6	調整 Block diagram
V06	All	電路調整 地址說明 IRQ/NMI 說明
V07	All	錯誤更正。 移除 HY2613A 相關資訊。